國 立 中 央 大 學

電 機 工 程 學 系

超大型積體電路設計

期末報告

指導老師:鄭國興

學生:XXX

系級:XXX

學號:XXX

中華民國一百一十一年一月

1. **電路架構**

電路圖(Gate-level or Transistor-level)與架構圖(Block diagram)

1. **電路說明**

詳細解釋電路行為 (越詳細越好)

1. **模擬結果**

波形圖(需標上訊號名稱)

數據：1.Delay(Td) 2.功率消耗(power)

1. **參考資料**